13 persons

Docket No.: 50090-306

PATEÑT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Hiroshi TOBIMATSU, et al.

Serial No.:

Group Art Unit:

Filed: July 24, 2001

Examiner:

For: METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE HAVING

PASSIVATION FILM AND BUFFER COATING FILM



Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2001-000408, filed January 5, 2001

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

TIME

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:prp **Date: July 24, 2001** 

Facsimile: (202) 756-8087

€ 50090-306 TOBIMATSU et al July 24,2001

## 日本国特許

PATENT OFFICE
JAPANESE GOVERNMENT

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2001年 1月 5日

出願番号

Application Number:

特願2001-000408

三菱電機株式会社

菱電セミコンダクタシステムエンジニアリング株式会社

2001年 1月26日

特許庁長官 Commissioner, Patent Office



## 特2001-000408

【書類名】

特許願

【整理番号】

528350JP01

【提出日】

平成13年 1月 5日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/312

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

飛松 博

【発明者】

【住所又は居所】 兵庫県伊丹市瑞原四丁目1番地 菱電セミコンダクタシ

ステムエンジニアリング株式会社内

【氏名】

上浦 有紀

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

大倉 誠司

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

澤田 真人

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【特許出願人】

【識別番号】

591036505

【氏名又は名称】 菱電セミコンダクタシステムエンジニアリング株式会社

【代理人】

【識別番号】

100082175

【弁理士】

【氏名又は名称】 高田 守

【電話番号】 03-5379-3088

【選任した代理人】

【識別番号】 100066991

【弁理士】

【氏名又は名称】 葛野 信一

【電話番号】 03-5379-3088

【選任した代理人】

【識別番号】 100106150

【弁理士】

【氏名又は名称】 髙橋 英樹

【電話番号】 03-5379-3088

【選任した代理人】

【識別番号】 100108372

【弁理士】

【氏名又は名称】 谷田 拓男

【電話番号】 03-5379-3088

【手数料の表示】

【予納台帳番号】 049397

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 半導体素子を形成した半導体基板上に配線を形成する工程と、上記配線を含む半導体基板上にパッシベーション膜を形成する工程と、上記パッシベーション膜上にバッファコート膜としてポリイミド膜を形成する工程と、上記ポリイミド膜をパターニングする工程と、パターニングされたポリイミド膜をマスクとして上記パッシベーション膜をエッチングする工程と、エッチングによってポリイミド膜の表面に形成された硬化変質層をアッシング処理によって除去する工程と、アッシング処理後にポリイミド膜をイミド化するキュアを行なう工程とを含む半導体装置の製造方法。

【請求項2】 ポリイミド膜は、ポリイミドの前駆体であるポリアミック酸を有機溶媒に溶かしたワニス状のものを塗布して形成されることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 ポリイミド膜は、感光性ポリイミドの膜であることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】 アッシング処理は、酸素プラズマによって行なうことを特徴とする請求項1記載の半導体装置の製造方法。

【請求項 5 】 アッシング処理は、ポリイミド膜を 0. 1 μ m ~ 数 μ m除去する条件で行なうことを特徴とする請求項 4 記載の半導体装置の製造方法。

【請求項6】 キュアは、300℃~450℃で0.1~数時間行なうことを特徴とする請求項1記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置の製造方法、特に、表面保護膜であるパッシベーション膜とバッファコート膜を有する半導体装置の製造方法に関するものである。

[0002]

【従来の技術】

図3は、パッシベーション膜とバッファコート膜を有する従来の半導体装置の 製造方法を示す工程図である。

以下、この図にもとづいて従来の半導体装置の製造方法を説明する。

この図において、1は半導体素子(図示せず)が形成された半導体基板で、(a)に示すように、アルミ配線2が形成されている。

次いで、(b)に示すように、アルミ配線2を含む半導体基板1の全面にSi02やSi3N4からなるパッシベーション膜3が形成される。

その後、(c)に示すように、パッシベーション膜3の上にバッファコート膜4が形成される。バッファコート膜としては、耐湿性、耐薬品性に優れたポリイミドが用いられ、通常は、ポリイミドの前駆体であるポリアミック酸を有機溶媒に溶かしたワニス状のものをスピンコート法で塗布することによって形成される

### [0003]

次に、(d)に示すように、周知の写真製版技術によってポリイミド膜4のパターニングを行なう。このパターニングは、使用するポリイミドが非感光性の場合には、ポリイミド膜4上にフォトレジストを塗布すると共に、露光、現像を行ない、所望のフォトレジストパターンを形成した後、ポリイミド膜4をエッチングして所望のパターンを得る。また、使用するポリイミドが感光性の場合には、フォトレジストは不要であり、ポリイミド膜4の塗布後、露光、現像を行なうことで所望のパターンを得ることができる。

ポリイミド膜4のパターニング後、ポリイミドのイミド化及び溶媒の気散、更に、感光性ポリイミドの場合には、感光基の気散を目的として300℃~450 ℃でキュアを行ない、(e)に示すようなポリイミド膜4Aを形成する。

次に、(f)に示すように、キュア後のポリイミド膜4Aをマスクとしてパッシベーション膜3をエッチングし、アルミ配線2を露出させる。

#### [0004]

#### 【発明が解決しようとする課題】

従来の半導体装置の製造方法は以上のように構成されており、キュア後のポリイミド膜をマスクとしてパッシベーション膜のエッチングを行なうものであった

が、ポリイミドはキュアによって約50%の体積収縮が起こるため、ポリイミドのパターン側壁形状は、キュア前においては(d)に示すように、ほぼ垂直であったものが、キュア後には(e)に示すように、傾斜を持つこととなる。

従って、(e)に示すキュア後のポリイミド膜4Aをマスクとしてパッシベーション膜3をエッチングすると、下方の薄くなっているポリイミド膜4Aも共にエッチングされるため、パッシベーション膜3のエッチングされる部分3Aの仕上がり寸法の制御が困難となり、仕上がり寸法のバラツキが大きくなるという問題点があった。

## [0005]

この発明は、上記の問題点を解消するためになされたもので、パッシベーション膜のエッチングされる部分の寸法制御性を向上することができる半導体装置の 製造方法を提供することを目的とする。

## [0006]

## 【課題を解決するための手段】

この発明に係る半導体装置の製造方法は、半導体素子を形成した半導体基板上に配線を形成する工程と、配線を含む半導体基板上にパッシベーション膜を形成する工程と、パッシベーション膜上にバッファコート膜としてポリイミド膜を形成する工程と、ポリイミド膜をパターニングする工程と、パターニングされたポリイミド膜をマスクとしてパッシベーション膜をエッチングする工程と、エッチングによってポリイミド膜の表面に形成された硬化変質層をアッシング処理によって除去する工程と、アッシング処理後にポリイミド膜をイミド化するキュアを行なう工程とを含むものである。

#### [0007]

この発明に係る半導体装置の製造方法は、また、ポリイミド膜が、ポリイミド の前駆体であるポリアミック酸を有機溶媒に溶かしたワニス状のものを塗布して 形成されるものである。

#### [0008]

この発明に係る半導体装置の製造方法は、また、ポリイミド膜が、感光性ポリイミドの膜で構成されるものである。

[0009]

この発明に係る半導体装置の製造方法は、また、アッシング処理が、酸素プラ ズマによって行なわれるものである。

[0010]

この発明に係る半導体装置の製造方法は、また、アッシング処理が、ポリイミド膜を $0.1\mu$ m〜数 $\mu$ m除去する条件で行なわれるものである。

[0011]

この発明に係る半導体装置の製造方法は、また、キュアが300℃~450℃ で0.1~数時間行なわれるものである。

[0012]

【発明の実施の形態】

実施の形態1.

以下、この発明の実施の形態1を図にもとづいて説明する。

図1は、実施の形態1の製造方法を示す工程図である。この図において、1は半 導体素子(図示せず)が形成された半導体基板で、(a)に示すように、アルミ 配線2が形成されている。

次いで、(b)に示すように、アルミ配線2を含む半導体基板1の全面にSiO2やSi3N4からなるパッシベーション膜3を単層または多層として100nm~2000nmの厚さに形成する。

その後、(c)に示すように、パッシベーション膜3の上にバッファコート膜4が形成される。バッファコート膜としては、耐湿性、耐薬品性に優れたポリイミドが用いられ、通常は、ポリイミドまたはポリイミドの前駆体であるポリアミック酸をNMP(Nーメチルピロリドン)等の有機溶媒に溶かしたワニス状のものをスピンコート法で塗布することによって形成される。

[0013]

次に、(d)に示すように、周知の写真製版技術によってポリイミド膜4のパターニングを行なう。このパターニングは、使用するポリイミドが非感光性の場合には、ポリイミド膜4上にフォトレジストを塗布すると共に、露光、現像を行ない、所望のフォトレジストパターンを形成した後、ポリイミド膜4をエッチン

グして所望のパターンを得る。また、使用するポリイミドが感光性の場合には、 フォトレジストは不要であり、ポリイミド膜4の塗布後、露光、現像を行なうこ とで所望のパターンを得ることができる。

しかし、ポリイミド膜4は、その厚さが数μm~数十μmであるのに対し、そのエッチングには等方性のウェットエッチングが用いられるため、形成するパターン寸法の制御が難しいという問題点がある。従って、感光性のポリイミドを用いた方が有利である。

## [0014]

次に、(e)に示すように、パターン化されたポリイミド膜4をマスクとして パッシベーション膜3のエッチングを行なう。

#### [0015]

この実施の形態によれば、パッシベーション膜3のエッチングに際して、キュア前のポリイミド膜をマスクとして使用しているため、ポリイミド膜4の開口部を形成するパターン側壁形状は、ほぼ垂直となり、寸法精度もよいことから、エッチングされる部分3Aの加工寸法精度も向上する。

しかし、パッシベーション膜のエッチング条件によっては、ポリイミド膜4の表面が高温となり、また、エッチングによるダメージで、図2(a)に示すように、ポリイミド膜4の表面にポリイミドの硬化変質層4Bが形成される。

その状態でポリイミド膜4のキュアを行なうと、上述したように、ポリイミド膜4は体積収縮を起こすが、硬化変質層4Bは体積変化がないため、図2(b)

及び図2(c)に示すように、ポリイミド膜4Aの表面に硬化変質層4Bによる 無数のしわ4Cが発生する。

[0016]

このしわ4 Cが発生すると、半導体装置を樹脂封止する際に、封止樹脂とポリイミド膜4 A との密着力が低下する恐れがある。従って、この実施の形態では、パッシベーション膜3のエッチング後、即ち図2(a)の状態で硬化変質層4 B を含むポリイミド膜4 に対して酸素プラズマによるアッシング処理を行なう。

このアッシング処理は、ポリイミド膜4の表面を所定厚さ例えば $0.1\mu$ m~数 $\mu$ m除去する条件で行なうため、硬化変質層4Bが除去される。

その後、キュアを行なうと、図1 (f) に示すような、しわのない良好なポリイミド膜4 Aが得られる。

[0017]

### 【発明の効果】

この発明に係る半導体装置の製造方法は、半導体素子を形成した半導体基板上に配線を形成する工程と、配線を含む半導体基板上にパッシベーション膜を形成する工程と、パッシベーション膜上にバッファコート膜としてポリイミド膜を形成する工程と、ポリイミド膜をパターニングする工程と、パターニングされたポリイミド膜をマスクとしてパッシベーション膜をエッチングする工程と、エッチングによってポリイミド膜の表面に形成された硬化変質層をアッシング処理によって除去する工程と、アッシング処理後にポリイミド膜をイミド化するキュアを行なう工程とを含むものであるため、パッシベーション膜の加工寸法精度を向上させることができる。

#### 【図面の簡単な説明】

- 【図1】 この発明の実施の形態1の製造方法を示す工程図である。
- 【図2】 実施の形態1のエッチング後の状態及びアッシング処理なしでキュアした時の状態を示す概略図である。
  - 【図3】 従来の半導体装置の製造方法を示す工程図である。

【符号の説明】

1 半導体基板、 2 アルミ配線、 3 パッシベーション膜、

# 特2001-000408

3A エッチングされる部分、  $4 \times 4A$  ポリイミド膜、


4 B 硬化変質層、 4 C しわ。


【書類名】


図面


【図1】














1:半導体基板


2:7ルミ配線


3: パッシベーション膜


3A: エッチングされる部分

4,4A:ポリイミド膜


【図2】







# 【図3】



【書類名】

要約書

【要約】

【課題】 パッシベーション膜の加工寸法精度と膜質を向上させることができる 半導体装置の製造方法を提供する。

【解決手段】 半導体素子を形成した半導体基板1上に配線2を形成する工程と、配線2を含む半導体基板1上にパッシベーション膜3を形成する工程と、パッシベーション膜3上にバッファコート膜としてポリイミド膜4を形成する工程と、ポリイミド膜4をパターニングする工程と、パターニングされたポリイミド膜4をマスクとしてパッシベーション膜3をエッチングする工程と、エッチングによってポリイミド膜4の表面に形成された硬化変質層4Bをアッシング処理によって除去する工程と、アッシング処理後にポリイミド膜4をイミド化するキュアを行なう工程とを含む構成とする。

【選択図】

図 1

## 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社

## 出願人履歴情報

識別番号

[591036505]

1. 変更年月日 1991年 2月26日

[変更理由] 新規登録

住 所 兵庫県伊丹市瑞原4丁目1番地

氏 名 菱電セミコンダクタシステムエンジニアリング株式会社